FET MIXER

Patent number: JP60064508
Publication date: 1985-04-13

Inventor: SUGIURA SADAHIKO

Applicant: NIPPON ELECTRIC CO Classification:

- international: H03D7/12: H03D9/06


- european: H03D7/12A

Application number: JP19830173484 19830920
Priority number(s): JP19830173484 19830920

Report a data error here

Abstract of JP60064508

PURPOSE:To eliminate the need for the adjustment for optimizing a circuit to a frequency component by utilizing that almost no current flows to a gate of an FET so as to a bias through a resistor. CONSTITUTION:A capacitor 12 is selected to a large static capacitance value so as to be almost shortcircuited even to an intermediate frequency, then the capacitor 12 is almost short-circuited and a transmission line stub 15 and a transmission line 16 are almost short-circuited. Since a gate current flowing to and FET7 is very minute, no effect is given to the supply of bias even if a resistor 14 is selected as nearly 10kOMEGA. Thus, the resistor 14 can be regarded as a nearly infinite resistance, and the impedance viewed from a gate terminal G toward the external line is nearly zero. Since the condition of an input matching circuit to an intermediate frequency component when an FET mixer offers the highest performance in general is that the gate terminal G is shortcircuited, the input matching circuit is optimized two frequencies, that is, the input signal frequency and the intermediate frequency.



Data supplied from the esp@cenet database - Worldwide

⑲ 日本周特許庁(JP)

9 特許出願公開

⑩公開特許公報(A)

昭60-64508

@Iπt_Cl_⁴

識別記号

庁内整理番号

母公開 昭和60年(1985)4月13日

H 03 D 7/12 9/06 7402-5 J 7402-5 J

審査請求 未請求 発明の数 1 (全4頁)

母発明の名称 FETミキサ

❷特 顋 昭58−173484

參出 顧 昭58(1983)9月20日

東京都港区芝5丁目33番1号 日本電気株式会社内

胡 人 日本電気株式会社 東京都港区芝5丁目33番1号

四代 理 人 弁理士 内 原 音

明 和 曹

発明の名称 PET:

特許請求の範囲

成数都混合される入力信号を許敬思量集子および第1の信号整合用位送網路を介してゲートに受けるFBTと、前記計管容量常子の第1の信号整合用伝送網路が接続されていない総子に一端が終地されている第2の信号整合用伝送網路の体盤が接続してあり、何記節管等生業子の前覧を発量値が前記見放数場合により生する中間阅放数に対して短越とみなし得る大きさであり、刺記FBTに対するゲートバイテス管圧を抵抗量子を介して印加することを管理とするFRT(キャ。

発明の詳細な説明

本発明はPBTを用いたくキサ、 毎に入力信号 民政数がマイクコ放布であるPET ミキサに 関する。 マイクロ波替ミキサの調放数混合案子には過常 ダイオードが使用されているが、近年 GaAs MbB FET の進歩に停ないこれを関放設混合案子として 使用したマイクロ波都ミキサの協民が進められて いる。 PBTミキサはダイオードミキサに取べて 報音指数は老干労るが、増級便能を有し、しかも PBT ドレイン・ゲート関のアイソレーション効果 が利用できるから、フイルタ系が飼早になる等の 智欲があり、主として簡易が通信要進への適用が 考えられている。

■1 物に使来のFST(キサの入力整合圏路を示す回路圏であり、1 は信号入力端子、2 はDC ブロック用コンデンサ、3 はゲートバイアス供給 増子、4 は BP チョークコイル、5 は信号を合用のコンデンサ、6 は信号を合用の伝送課略、7 はPBTであり、文字 G, D, 8 はそれぞれ PBT 7 のゲート端子、ドレイン囃子、ソース绳子を示す。

従来のFBT ミキサの人力更合図路には以下に 述べる欠点がある。まず異1にミキサには信号所 級数、ローカル規数数、平間月級数、さらにこれ

特務時60~ 64508(2)

らの組み会せし例えばイメージ期故数)等の多数 の解底数皮分があるため、入力整合回路を入力信 号度収点分にのみ総合をとっても必ずしも最高の 性能(すなわち故小の経音報散と、最大の質換剤 毎)が持られるとは限らないでとが挙げられる。 入力を合図路を入力を考阅改数成分に整合をとる ことは最高性能を得るための必要条件になっては いるが、そのために他の奥彼数成分に対して劣怒 な状態にした場合は、入力信号開放数成分に対し では若干益合を外しても他の肖波数成分に対して 低点な状態にした組合よりも供能が劣るのが普通 である。したがって、従来のアラグミキサでは一応 入力信号組在版に整合をとるように設計し、単数 的には武行保護による商業で最高性能を持ていた。 佐来マイタロ放帝の過数は陶整に手間を要しても 性能を放張するのが常限であったから、調整を摂 するととは久点として長首には出ていなかった。

しかし、近年マイクロ故園港でも抗強性、保価格化が要求されるようになってきた。 とくに、 Oaka 高板を使用したモノリシャク 1C では壁路 調整が国際なため従来の函路をそのまま通用するわけにはいかなくなった。さらに、第1億の回路構成ではパイアス供給用に BF チョークコイル 4を値えているが、チョークコイルは一般に大影になる。 従来回路の大彩化はそれほど大きな 防縄ではなかったが、モノリシャク IC ではチャブの外形を小単化することが、量単性、低い格化を要求する上で本質的な 网络となってきた。

本類例の目的は、国際調整がほとんど必要なく、 しかも小形なPBTミャサを提供にある。

本角頭によれば海波数配合される入力信号を動電容量数子および第1の信号整合用伝送銀路を介してグートに受けるYBTと、 阿配砂型谷童ネ子の第1の信号返合用伝送機路が登校されていない 南子に一幅が築地されている第2の信号を合用伝送搬路の他間が連続しており、前記砂電容量第子の静電客量低が、 阿配周波数 叫合により生ずる中間内放数に対して短端とみなし得る大きさであり、前記F8Tに対するゲートバイアス電圧を単気第子を介して印加することを停歇とするFBTミキサ

が得られる。

次に関節を参照して本説明を経難に包裹する。 第2版は本記別の一共高例における入力整合国 際を示す極路図であり、12は DCブロック用のコ ンデンサ、14はパイアスを正供約用の抵抗、15は 信号総合用の伝記網路スタブ、16は信号整合用の 伝送紛略である。

定3 図は PBT 7 の入力 アドミタンス を設明するためのスミス 医表(アドミタンス 表示)であり、図中の X 印 2 11 がソース 扱地 PBT 7 の 3 行列の 以成分(すなわちソース 扱地 PBT 7 の 3 行列の ドレイン 何を 50 G の 数体 近抗 仮で 行 畑 した 組合 のゲート 増から 見た入力 アドミタンス)である。 とれを外配回路 の 新単低 気 2 50 Ω() 回で 円の 中心 1 な る 点)に 整合 を とる ため 芸合 回路 が必要 になる。 本窓 において、 点 級 が 割 1 図に 示した 世 表 明の FBT ミキサの 並合 軌 跡 で ある。

罰る図からあらかなように、軽合図路が異なるため め低合収数の程路に異なるが、差合機能という点。 に関しては関一である。すなわち、入力信号周載 数成分に対する整合という機能に関しては不発明 と従来回路とに本質的な整は無い。

しかしながら、中間周波数成分に対してはまったく異なる動作をする。中間周数数は信号周波数に比較してずっと低い。したがって、第1回の回路でコンデンサミおよび5はは近路放、コイルイおよび伝送銀路6はばは短路となるので、ドBT?のゲート電子から外側を見たインビーダンスは銀子3に接続される箇路架子に依存する。

一方祭 2 図の図路では、コンデンサには中間風 被数に対してもほぼ短郭になるように大きな野客 容量値に返んであるのではは短綿であり、伝送線 路スタブ 15 および伝送網路 16 もほに短絡となる。 またFET 7 に流れるゲートを欠け係めてな小であ るから垂紅 14は 10 k D 程度の大きな値に選んでも パイアス供給には何等影響しない。したがって始 試ははほぼ開放とみませる。よって、FBT 7 のゲート類子 G から外質を見たインビーダンスは、規 子 3 に扱続される調路無子に依存せずにほぼ短数

西町県60~64508(含)

となる。一般に FET ミヤサが最高性能や出すた め入力を合語等の中間度 医数底分に対する条件に、 ゲート端子 C が短路になることであるから、 第2 図のミキサでに、人力を合語等が入力を与慮使致 と中間選及数の 2 つの周載数底分に対して最適化 されている。

また、この実施例では熟飲れを介してVBTのゲートパイアスを供給している。 抵抗は海頭数略性がないため、保存は放数に対して性保険放立らの 発来の国際がはなる。 発来の国際ではパイアスはチェークコイルにより供給していた。この場合、中国対数に対しても別なとなる。 平路男では YBY のグートにはどので大きなインデック・シスを持つコイルはほどので大きなインデックでは YBY のグートにはどんとも見が従れないことを利用して生までパイテスを供給しているため、回路の小形化が可能になる。

さらに、本発生例においては入力を与論故数に 対する場合は伝統和格ステブルおよび伝達無路 16 が実現し、女来傾移のようにコンテンサ 5 を使用

第4個は第2個の回動をGaAs 新植上にモブリシェク集組化した場合の依頼パターン図である。

乗ら図はFBTさしてディアルゲート PDTを使用した場合の本鉄明の実施例を示す図絵的で、ディアルゲート PBT 21の各級子でDはPレイン、8はソース、G1 に高えゲート、G2 に打る ゲー

トを示す。ディアルダート PBT ミキサの場合、 信号周度数反外に通常領 1 ゲート G 1 に入力され、 第 8 グート G 1 にはローカル 周載数広分が入力される。

収上準備に長男したように、本角異によれば個 監測量がほとんど必要なく、しゅも小療などET しキサが実現される。

響画の簡単な説明

第1階は根米の FPT ミキサの入力的合図塔を示す回路図、第2個は不然明の一葉類例における入力組合関係を余す阿路園、はま語は 9.5mの人力 アドミタンスを提出するためのアドミタンスを示っている はんかけい 2 かん 3 なぜ上にモノリシャク 生 秋化した場合の情はパターン園、第5世は本発表の類の知識にある。

1 ……… 住考人力選子、 2. 12……… DCプロック用のコンデンサ、 3……… デートバイブへ供数粒子、 4……… RFチャークコイル 、 5……

一個与皇合用のコンデンサ、 6 . 15 m m m 位号 整合用の促進運路、 7 . 21 m m FRT 、 14 m m m 並抗、 15 m m m 信号進合用伝色質助ス タブ。

ACCES TO USE IN THE



